• Introduction

      주파수 합성기는 근래의 디지털 통신에서 널리 사용되고 있다. 디지털 통신 시스템에서 RF 출력단에서 주파수 합성기를 구현하는 방법으로는 phase locked loop (PLL)을 이용한 주파수 합성기가 주로 사용되어 왔다. 그러나 spread spectrum LAN, military frequency hopping system, 그리고 PCS와 같은 디지털 통신 시스템은 빠른 주파수 변환을 요구하는데, PLL을 이용한 주파수 합성기는 본질적으로 피드백(feedback) 루프를 가지고 있어서 빠른 주파수 변환을 하기 어렵다. 이러한 배경에서 새로이 등장한 개념이 direct digital frequency synthesizer (DDFS)이다. DDFS는 피드백 루프가 없기 때문에 고속으로 주파수 변환을 하는데 적합한 구조이다. PLL 주파수 합성기에는 voltage controlled oscillator (VCO)가 필요하지만, DDFS에서는 VCO가 필요 없기 때문에 VCO로 인한 phase noise가 DDFS에서는 더 작으며, DDFS의 출력 파형의 주파수 해상도가 PLL 주파수 합성기보다 더 높다. 또한 DDFS는 DAC (Digital Analog Converter)를 제외한 나머지 부분이 디지털 회로로 구현되기 때문에, VLSI의 집적도가 증가함에 따라 PLL 주파수 합성기 보다 DDFS의 사용이 증가하고 있다. 그러나 DDFS의 기본적인 구조에서는 Sine 값을 저장하기 위한 lookup table로써 큰 ROM이 필요한데, ROM에서 소모되는 전력 소비가 크기 때문에 저전력 관점에서 보면 DDFS가 단점을 가지고 있다. 따라서, DDFS에서의 필요한 하드웨어 부분을 최적화 시키는 것이 필요하다. 최근의 무선 디지털 통신 시스템의 폭발적인 증가에 있어서, IP화된 DDFS는 널리 이용되어 디지털 통신 시스템 구현을 위한 시간과 노력을 줄여 줄 것이다. 특히, DDFS의 대부분의 기술들은 특허로 보호되어 있어, 이를 방어하고 경쟁 우위를 위해서는 반드시 확보해야할 선행 기술이다.

      More Information

  • Research Topics
    • speed-up of phase accumulator
    • reduction of ROM size
      • sine-phase difference algorithm
      • sunderland architecture
      • nicholas architecture
      • taylor series approximation
      • CORDIC algorithm
      • phase truncation
      • quadrant compression
    • reduction of spurious noise
    • proposal of new architecture

  • Participants

    Ph.D. Students

    Yang, Byung-Do

    M.S. Students

    Kim, Byung-Guk

    Oh, Kwang-Il
  • Achivements
    • Published Paper
        1. Byung-Do Yang, and Lee-Sup Kim, A low power charge recycling ROM architecture, International Symposium on Circuits and Systems, 2001.
        2. Byung-Do Yang, Lee-Sup Kim, and Hyun-Kyu Yu, A High Speed Direct Digital Frequency Synthesizer Using A Low Power Pipelined Parallel AccumulatorLow Power, ISCAS, to be published in May, 2002.
        3. Youngjoon Kim, Kihyuk Sung, and Lee-Sup Kim, A 1.67 GHz Pipelined Carry-Select Adder Using the Complementary Scheme, ISCAS, to be published in May, 2002.
        4. Byung-Do Yang, Lee-Sup Kim, A ROM Compression Method for continuous data, Custom Integrated Cicuits Conference, to be published in May, 2002.
        5. Byung-Do Yang, Ki-Hyuk Sung, Young-Joon Kim, Lee-Sup Kim, Seon-Ho Han, and Hyun-Kyu Yoo, A Direct Digital Frequency Synthesizer Using A New ROM Compression Method, European Solid-State Circuit Conference 2001, Sep. 2001.
        6. Young-Joon Kim, and Lee-Sup Kim, A low power carry select adder with reduced area, International Symposium on Circuits and Systems, 2001.
    • Chip Implementation
        1. Low Power DDFS using Step ROM and Coarse ROM
        2. Charge Recycling ROM
  • Related Sites
    • Organization
      • UFFC
      • http://www.osicom.com/notes/ddstutor.html
    • H/W venders
      • qualcomm
      • http://cobalt.et.tudelft.nl/~wissce/reports/giaco/main_html.html
  • Related Papers
    • Janusz, An Alternative Approach to the ROM-less Direct Digital Systhesis , JSSCC, 1998, January, VOL.33, NO.1
    • Jouko Vankka, A direct Digital Synthesizer With On-Chip D/A Converter , JSSCC, 1998, February, VOL.33, NO.2
    • Yakihiro Yamagishi 2V 2Ghz Low Power Direct Digital Frequency Synthesizer Chip-Set for Wireless Communication , JSSCC, 1998, February, VOL.33, NO.2
    • Madisetti A 100MHz 16b Direct Digital Frequency Systhesizer with a 100dBc Spurious Free Dymamic Range , JSSCC, 1999, August, VOL.34, NO.8
    • Mortezapour Design of Low Power ROM-less direct digital Frequency Synthesizer Using Nonlear Digital-to-Analog Converter , JSSCC, 1999, October, VOL.34, NO.10
    • Glen Chang, A Low Power CMOS Digitally Synthesized 0-13MHz Agile Sinewave Generator , ISSCC94
    • R. Ertl, J. Baier, Increasing the Frequency Resolution of NCO-Systems using a Cicuit based on a Digital Adder , Circuit and Sytems, 1994, March, VOL.43, NO.3
    • Jacob Jude Rael, A 915MHz CMOS Frequency Synthesizer , University of California, Los Angeles, 1995
    • Paul O. Leary, A Direct Digital Synthesizer with Improved Spectral Performance , Communications, 1991, July, VOL.39, NO.7
    • Henry T. Nicolas, A 150MHz Direct Digital Frequency Synthesizer in 1.25um CMOS with 90dBc Spurious Performance , JSSCC, 1991, December, VOL.26, NO.12
    • C. McNeilage, Review of Feedback and FeedForward Noise Reduction Techniques , 1998 International Frequency Control Symposium
    • Victor S. ReinHardt, Spur Reduction Techniques in Direct Digital Synthesizers , 1993 International Frequency Control Symposium
    • Qualcomm Asic Prodect
    • Matthew Thompson, Low Latency, High Speed Numerically Controlled Oscillator Using Prograssion-of-States Technique , JSSCC, 1992, January, VOL.27, NO.1
    • A. Rofougaram, A 900MHz CMOS Frequency Hopped Spread Spectrum RF Transmitter IC, CICC96